MIPS经典内核满足针对嵌入式设计，数字消费电子，宽带网络以及最新通信中从入门级到高性能的所有设计需求。底下列举由轻量到复杂型内核，您可以轻易地挑选透过芯联芯的独家授权取得内核代码与技术支持，从而进行快速整合出具市场竞争力的产品

MIPS32 M4K/4K

MIPS32 M4K / 4K系列包括MIPS32 4K，MIPS32 4KSd，MIPS32 4KE和MIPS32 M4K 32位处理器内核。

MIPS32 M4K / 4K系列32位内核为各种实时，成本敏感的嵌入式系统应用提供了功能齐全且丰富的高性能解决方案。 得益于成熟的MIPS Release 2架构，M4K内核内建5级流水线，SRAM接口和全面的调试功能而设计。 此外，M4K内核包括MIPS16e专用扩展（ASE）可将代码大小减少多达40％。依据MIPS官方数据，  性能表现在MIPS32模式下的M4K处理器内核可提供1.6 DMIPS / MHz和3.4 Coremarks / MHz的超高水凖。
 

MIPS32 M14K系列内核具有高性能，高密度，低功耗设计，其功能经过优化，可为微控制器（MCU）和实时嵌入式系统应用提供无可替代的解决方案。 MIPS32 M14K™系列包括MIPS32 M14K和MIPS32 M14Kc处理器内核，这是第一个执行新的microMIPS™代码压缩指令集架构（ISA）的MIPS32兼容处理器内核。

M14K内核包括实时性能，闪存加速，减少的中断等待时间以及高规格的MCU设计所需具备的功能。 该内核包括可编程指令，数据高速缓存控制器和转换后备缓冲存储器管理单元（TLB MMU），可实现Linux和其他虚拟存储器操作系统的高性能执行。 依据MIPS官方数据，  性能表现方面, M14K处理器内核可提供1.57 DMIPS / MHz和3.4 Coremarks / MHz的超高水平。

MIPS32 24K受益于MIPS32 Release 2架构，提供一个8级流水线的处理器核心，特点包括对动态分支预测，可选配的MIPS DSP模块，MIPS16e指令集架构和可编程L1缓存控制器的支持。

24K包括一个OCP总线接口单元，提供EJTAG调试和MIPS Trace支持。 依据MIPS官方数据， 处理器内核的性能为1.6 DMIPS / MHz和3.1 Coremarks / MHz。 另有24Kf版本的设计浮点处理单元符合IEEE754的规範，同时支持单精度和双精度数据类型。

MIPS32 34K是一个基于9级流水线设记的多线程处理器内核，每个VPE最多支持两个虚拟处理元素（VPE）和九个线程内文（TC）。

并行处理多个软件线程的34K内核改善了内存延迟的影响，并且在芯片面积非常小幅度增加的情况下，使系统性能和成本节省立即提高了20-40％。

根据不同的应用，34K内核可以在两个VPE之间实现对称多处理。 或者，每个VPE都可以运行单独的操作系统。 34Kc / f还包括一个可选的 MIPS DSP 模块，可编程的L1高速缓存控制器和OCP总线接口单元。

34K处理器内核依据MIPS官方数据，可提供1.6 DMIPS / MHz和3.05 Coremarks / MHz的性能。另34Kf 该内核包括符合IEEE754的浮点单元，同时支持单精度和双精度数据类型。

MIPS32 74K基于超标量非对称双发射流水线微架构，具有乱序（Out of Order）指令分发和完成功能。

该实现采用15级流水线以实现较高的可综合频率，并且每个周期最多支持4条指令，每个周期最多4条指令。 74Kc / f集成了MIPS®DSP模块Rev2，以增强信号处理能力。

74Kc / f包括一个OCP总线接口单元，并连接到可选的L2缓存控制器，据MIPS官方数据，可提供1.93 DMIPS / MHz和3.48 Coremarks / MHz的性能。 另74Kf该内核还包括符合IEEE754的浮点单元，同时支持单精度和双精度数据类型。

MIPS32 1004K 处理器内核基于9级流水线设计，最多支持两个硬件线程/内核。适合组成一个高性能高速缓存一致性多处理器系统（CPS），最多支持四个MIPS32 1004K多线程处理器内核和一个可选的一致性I / O端口。

其中Coherence Manager单元启用了多CPU一致性，该单元还可以连接到具有256位数据路径的可选L2高速缓存控制器。

据MIPS官方数据，1004K单核可提供1.6 DMIPS / MHz和3.05 Coremarks / MHz的性能。 另1004Kf版本包括符合IEEE754的浮点单元，同时支持单精度和双精度数据类型。

1074KCPS基于两种高性能技术的结合-一致性多工处理(coherent-multiprocessing)和超标量(superscalar)，多发射的15级流水线乱序MIPS3274K®处理器内核作为基本CPU。适合组成高性能高速缓存一致性多处理器系统（CPS），最多支持四个MIPS32 1074K处理器内核。

多CPU一致性由一个一致性管理器单元实现，该单元是一种支持内部256位数据路径并连接到可选的L2高速缓存控制器的高吞吐量结构。据MIPS官方数据，1074K单核可提供1.93 DMIPS / MHz和3.49 Coremarks / MHz的性能。 另1074Kf版本包括符合IEEE754的浮点单元，支持单精度和双精度数据类型。